Altera FPGA设计技术培训

       华为，中科院，上海贝尔，中兴，Xilinx,Intel英特尔,TI德州仪器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微软，飞思卡尔，等大型公司高级工程师，项目经理，技术支持专家，曙海培训，资深讲师。

       大多名牌大学，硕士以上学历，相关技术专业，有丰富的理论素养，十多年实际项目经历，开发过多个大型项目，热情，乐于技术分享。针对客户实际需求，案例教学，边讲边练，互动式沟通，学有所获。

       更多师资力量信息请参见曙海师资团队，请点击这儿查看。

　    ☆资深工程师授课

        
        ☆注重质量
        ☆边讲边练
        ☆合格学员免费推荐工作

        ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质

        专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

培训对象
课程适合于使用FPGA器件进行科研、教学和产品开发的工程师、教师等工程技术人员，也适合于相关专业领域的研究生和高年级本科生。
培训大纲
专题一：Altera器件高级特型和工具使用进阶
主要内容如下：
Altera器件高级特性与应用：
√ 时钟管理
√ 片内存储器
√ 数字信号处理单元
√ 高级差分接口
√ 高速串行收发器等。
√ Quartus II工具使用进阶
√ LogicLock设计方法
√ 增量编译方法等
Altera FPGA设计方法和流程：
√ Altera FPGA的标准设计流程
√ 用Modelsim进行FPGA前仿真和后仿真
√ 如何根据性能要求进行FPGA设计，包含接口定义，资源评估等
专题二：FPGA复杂逻辑设计和验证
FPGA以其高度的定制化和并行化的特征被用来满足越来越复杂的系统设计，在尖端科技领域FPGA的应用随处可见，比如数字信号处理与特殊算法的应用，视频编解码系统等。然而复杂FPGA系统设计需要我们建立起一套更加有效的设计与验证方法。本专题将从数据占优和控制占优系统两个方面对上述问题进行讨论。
√ FPGA设计原则：重定时，流水线，并行结构，乒乓结构等
√ FPGA仿真和设计验证技巧，包含可综合RTL设计和FPGA的testbench设计
√ FPGA复杂逻辑与算法实现基本结构：数据通路与控制单元
√ 有限状态机设计的流程和方法
√ 以数字信号处理技术为代表的数据占优系统设计和实例分析（CORDIC，FIR，FFT，数据适配器等）
√ 控制占优系统设计和实例分析（SPI接口，I2C，UART等)
专题三：FPGA高逻辑设计与Datapath设计
本专题介绍基于ASM与ASMD的逻辑设计方法，该设计方法极大简化了状态机的设计，被广泛用于算法状态机。同时通过对于流水线设计的讲解帮助学员理解如何通过规范化的流程与分析进行状态机的优化。
√ 基于ASM的状态机设计与基于ASMD的算法状态机设计
√ 流水线的划分与优化
√ 算法设计示例
专题四：FPGA高级接口与系统协同设计
FPGA一个重要的任务就是与各种模拟、数字外设进行接口，FPGA提供几乎工业界所有接口的实现。接口设计也常常是FPGA设计当中大的挑战之一。同时通过FPGA与DSP处理器或者外部控制器如USB、以太网等芯片的接口设计也是在系统级设计中越来越关注的问题。特别是与DSP的整合设计，已经成为FPGA设计中一个专门的课题。
√ 高速并行接口与缓存设计（ADC、DAC、LCD、Camera）
√ 高速差分接口与高速串行收发器设计（LVDS与RapidIO）
√ FPGA的USB与以太网接口实例
√ FPGA的PCIe设计实例
√ FPGA与DSP处理器的接口设计
专题五：FPGA时序分析、约束与优化
“好的时序电路不是仿真出来，而是通过RTL设计和时序约束出来的”，时序分析和约束是设计FPGA高速处理系统中必不可少的一部分。本专题讨论通过Quartus设计工具进行时序约束设计，同时讲解异步时钟域信号的处理技术。通过对于整个时序优化过程的讲解，帮助学员建立完整的时序设计与优化概念。
√ 静态时序分析基础：包含建立时间，保持时间，时钟偏斜，Recovery和Removal等
√ 异步时钟域信号处理技术：亚稳态解决方法
√ FPGA中存在的时序问题和解决方法
√ 使用Quartus工具进行时序约束设计：包含输入时序约束、寄存器到寄存器时序约束、输出时序约束等
√ 设计实例分析：异步时钟域信号的处理方法
√ 设计实例分析：怎样用QuartusII时序分析工具进行时序约束，从而加速流水线
专题六：FPGA嵌入式系统开发
随着FPGA技术的发展，在FPGA上实现可编程片上系统（SOPC）在技术上已成为可能。基于FPGA的SOPC系统开发已成为目前FPGA应用的一个热点。Altera提出的SOPC理念为复杂的FPGA设计开辟了崭新的道路，在可控的资源占用前提下SOPC整合了大量资源，极大方便了设计者。而Qsys则将这一设计理念进一步发扬，不仅仅针对软核处理器，对于各类系统级设计，Qsys都给出了非常好的解决方案。这为更加复杂的系统级设计提供了崭新的途径。这一理念统一了设计接口，帮助设计团队在FPGA内部甚至是FPGA外部更好地协调、重用设计。
√ Altera SOPC与Qsys
√ NIOS II软核处理器及其应用
√ Altera SOPC与Qsys接口设计
√ 基于Qsys与NIOS II设计实验