☆ 1、如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
      ☆ 2、在课程结束之后,授课老师会留给学员手机和E-mail,免费提供半年的课程技术支持，以便保证培训后的继续消化；
      ☆3、合格的学员可享受免费推荐就业机会。
      ☆4、合格学员免费颁发相关工程师等资格证书，提升您的职业资质。

第一阶段
FPGA的工艺结构及其特点；
FPGA设计方法及思想，及在工程开发中FPGA芯片的选型策略及原则；
FPGA设计流程教学，围绕开发工具modelsim、Quartus/ISE进行；
第二阶段
Verilog HDL基本结构、数据类型、赋值语句及块语句等；
Verilog HDL实现组合逻辑电路;
Verilog HDL实现时序逻辑电路；
Verilog HDL设计技巧；
Testbench文件编写；
第三阶段
Top-Down设计思想训练；
有限状态机FSM的概念、分类；
状态机编码方式（二进制码、格雷码、独热码）；
状态机的描述风格（一段式、二段式、三段式）；
状态机验证；
第四阶段
IP核及其调用（Rom、Ram、Fifo、Pll）；
在线逻辑分析仪SignalTap/ChipScope使用；
FPGA设计技巧介绍；
Verilog代码规范；
基本实验 基本开发流程实验（LED控制实验）
语法练习实验（数码管实验）
Testbench实验（I2C modelsim仿真实验）
状态机应用实验（自动售货机实验）
基本设计技巧实验（串并转换实验）
IP核使用实验（蜂鸣器实验）

verilog HDL有什么用处

FPGA设计中如何避免冒险竞争

verilog模块的编写和验证

modelsim和quartus的使用

verilog模块的基本构成要素

verilog模块中的信号